1. HOME
  2. 電気・情報関連(専門)
  3. 研究情報(登録番号51)

小型DIPS-Vシリーズに関する技術

DIPS-V20

図1 DIPS-V20

DIPS-V20のVLSIチップ

図2 DIPS-V20のVLSIチップ

DIPS用論理VLSIチップ諸元

表1 DIPS用論理VLSIチップ諸元

 1979年ごろには,半導体集積回路の集積度は10Kゲートクラスに到達し,また高性能ミニコンピュータが盛んに導入されていた.また電電公社(現NTT)の中でもDIPS-11/5シリーズの導入が進むとともに,DIPSの小型プロセッサに対する需要が顕在化してきた.


 これらの論理素子の集積度向上および需要の高まりを背景に,1979年フルカスタム論理VLSI実現技術およびこれを用いたDISP小型プロセッサ実現技術の確立を狙いに,DIPS-VLSIの研究計画がとりまとめられ,実用化が開始された.VLSI技術としては,(1)素子技術:CMOS 2mM程度,(2)集積度:20Kゲート/チップ程度,(3)ピン数:200ピン/チップ程度,(4)配線層数:3層を目標とした.


当時VLSIのテクノロジとして何を選定するかが1つの課題であった.論理素子の性能面からは,NMOS優位が当時の常識であったが,大規模なランダム論理を主要な構成要素とするCPU等の設計の容易性を最も重要視し,CMOS論理素子が採用された.


 1981年秋にはDIPSの小規模領域への適用拡大,網内通信処理への適用などを狙いとするDIPS小型プロセッサ基本モデル(DIPS-V20)の開発計画を策定し,実用化が開始された.主な計画内容は,2台マルチプロセッサ構成,DIPS-11モデル5の約1/3の性能,8メガバイトの記憶容量,小型低価格周辺装置の接続,DFC(データフロー形通信制御)方式による通信機能の強化であった.


 方式構成の面では,DIPSアーキテクチャを採用しソフトウェア資産の活用を図りつつ,汎用コンピュータとして小型化を実現するため,(1)コンピュータシステムの基本的な3つの主要機能(処理・蓄積・通信)ごとにプロセッサを専用に設置し,高速バスを介して接続する機能分散方式を採用,(2)主要論理素子を各々中央処理部(CPU),周辺制御部(IOP),通信制御部(ICA)に対応して3つに分割して開発を行い,1982年3月に試作機を完成した.


 CPU,ICA,IOPのそれぞれ中核部をCMOS2~2.5μメガルールによる,15~20キロゲートフルカスタムVLSIで実現するとともに,中核部以外の部分に5~10キロゲートクラスのマスタスライスLSIを導入した.また主記憶部に世界に先駆けて,256キロビット/チップのLSIメモリを採用し,最大16メガバイトの主記憶容量を実現した.これらVLSIの積極的活用により大幅な小型化,経済化を達成した (DIPS用論理VLSIチップ諸元) .


 通信制御処理部(ICA)は,事象発生を起因とする状態遷移に伴う複数の独立した基本的処理の組合せからなり,処理の並列性,非同期性が高いという特性がある.この点に着目し,データフローマシンの概念を導入して処理の並列化を進めた通研独自の新しい通信制御処理方式であるデータフロー形通信制御方式(DFC)を採用し,本方式により従来の方式に比較し約2.5倍価格性能比が改善された.

関連する研究を検索

分野のカテゴリ

情報処理
(コンピュータハードウェア)

関連する出来事

1983年
電電公社:20KゲートCMOS-VLSIを採用した小型DIPS-Vシリーズ開発

世の中の出来事

データなし

Webページ

博物館等収蔵品

データなし

キーワード

DIPS、電電公社、NTT、VLSI、CMOS、DFC(データフロー形通信制御)方式、データフロー形通信制御方式(DFC)、ミニコンピュータ、オペレーティングシステム
Page Top