1. HOME
  2. 電気・情報関連(専門)
  3. 研究情報(登録番号1979)

CMOS LSI 低電力回路技術の先駆的開発と実用化

CMOS回路の低電圧化にともなう問題点

図1 CMOS回路の低電圧化にともなう問題点

MTCMOS回路とVTCMOS回路

図2 MTCMOS回路とVTCMOS回路

 CMOS-LSIは過去30年以上にわたり、素子の微細化により性能を向上させてきたが、消費電力と漏れ電流の急激な増加が顕著となり、機器の性能向上や長時間動作、コストダウンのみならず、エネルギーや地球環境に対しても大きな課題となっている。
 動作速度を維持したまま電源電圧を低減し、消費電力を下げるには、回路を構成するMOSFETのしきい値電圧を低減することが必須となるが、これにより漏れ電流が指数関数的に増加して、消費電力の大半を占めることになる。そこでこの問題を解決する手法として、本研究ではMOSFETの基板電位を制御し、待機時のしきい値電圧を高しきい値化して待機電流を削減するVariable-Threshold(VT)CMOS回路や、高低2種類のしきい値電圧を持つMOSFETを用い、待機時の漏れ電流を高しきい値のパワースイッチトランジスタで遮断するMulti-Threshold(MT)CMOS技術が提案され、実用化に向けた様々な研究と実証のため試作が行われた。
 この提案技術はCMOSプロセスが若干複雑になることや、信頼性の懸念、回路ライブラリの開発などに課題があり、すぐには実用化されなかったが、2000年代に入り事態が深刻化し、問題の重大さが広く認識されるに従って実用化が進んだ。現在、マイクロプロセッサやシステムLSIを中心に、動作状態に応じて電源電圧、動作周波数、しきい値電圧などの回路・トランジスタパラメータを適応的に制御するDVFS(Dynamic Voltage and Frequency Scaling)と呼ばれる技術の適用が盛んになっており、これにより必要な処理速度を確保しつつも低電力化及び低漏れ電流化を図ることができるようになったが、この技術は本研究の取組みを源流としている。
 また、本研究における低電力技術に関する先駆的な取組みは、新たな学問領域を創生したといっても過言ではない。1990年代初頭におけるLSI設計技術の主流は米国を中心とするマイクロプロセッサの高速化技術であり、低消費電力への関心はそれほど高くはなかった。これに対し本研究では国際学会などを通じて低電力技術の重要性を力説した結果、次第に国際的な関心が高まり、1994年に低電力技術に関する国際ワークショップが開催され、現在に至るまで低電力技術に関する包括的な研究が続いている。
 また、この技術は携帯機器やディジタル家電機器用途を中心とする我が国のLSI技術の中核技術と位置づけられ、自然エネルギーで動作するLSIの実現などに成果を上げた。この技術はユビキタス社会の実現に不可欠なものであり、今日のグリーンITなどの電子機器の省エネルギー技術の萌芽になっているものといえる。


 本研究の成果に対して、電子情報通信学会は、2009年、桜井貴康、黒田忠広、道関隆国に業績賞を贈った。

文献

(1) S. Mutoh, T. Douseki, Y. Matsuya, T. Aoki, and J. Yamada, " 1-V High-Speed Digital Circuit Technology with 0.5-um Multi-threshold CMOS," Sixth Annual IEEE International ASIC Conference and Exhibit, pp. 186-189, Sep. 1993.
(2) T.Kobayashi, T.Sakurai, "Self-Adjusting Threshold-Voltage Scheme (SATS) for Low-Voltage High-Speed Operation," IEEE Custom Integrated Circuits Conference (CICC), pp.271-274, May 1994.
(3) S. Mutoh, T. Douseki, Y. Matsuya, T. Aoki, S. Shigematsu, and J. Yamada,"1-V Power Supply High-Speed Digital Circuit Technology with Multithreshold-Voltage CMOS," IEEE J. Solid-State Circuits, Vol. 30, No. 8, pp. 847-854, Aug. 1995.
(4) T. Douseki, S.Shigematsu, Y. Tanabe, M. Harada, H. Inokawa, and T. Tsuchiya,"A 0.5-V SIMOX-MTCMOS Circuit with 200 ps Logic Gate," 1996 IEEE International Solid-State Circuits Conference, pp. 84-85, Feb. 1996.
(5) T.Kuroda, T.Fujita, S.Mita, T.Nagamatsu, S.Yoshioka, F.Sano, M.Norishima, M.Murota, M.Kato, M.Kinugawa, M.Kakumu, T.Sakurai, "A 0.9V 150MHz 10mW 4mm2 2-D Discrete Cosine Transform Core Processor with Variable-Threshold-Voltage Scheme," IEEE International Solid-State Circuits Conference (ISSCC), pp.166-167, Feb.1996.
(6) S. Mutoh, S.Shigematsu, Y. Matsuya, H.Fukuda, and J. Yamada,"A 1V Multi-Threshold Voltage CMOS DSP with an Efficient Power Management Technique for Mobile Phone Application ", 1996 IEEE International Solid-State Circuits Conference, pp. 168-169, Feb. 1996.
(7) T.Kuroda, T.Fujita, T.Nagamatsu, S.Yoshioka, T.Sei, K.Matsuo, Y.Hamura,T.Mori, M.Murota, M.Kakumu, T.Sakurai, "A High-Speed Low-Power 0.3um CMOS Gate Array with Variable Threshold Voltage (VT) Scheme," IEEE Custom Integrated Circuits Conference (CICC), pp.53-56, May 1996.
(8) K.Suzuki, T.Kuroda, T.Fujita, S.Mita, T.Nagamatsu, S.Yoshioka, F.Sano, M.Norishima, M.Murota, M.Kato, M.Kinugawa, M.Kakumu, T.Sakurai, "A 0.9V 150MHz 10mW 4mm2 2-D Discrete Cosine Transform Core Processor with Variable-Threshold-Voltage (VT) Scheme (Invited)," 4th International Workshop on Advanced LSI's, pp.150-158, Jul.1996.
(9) T.Kuroda and T.Sakurai, "Threshold-Voltage Control Schemes through Substrate-Bias for Low-Power High-Speed CMOS LSI Designs," Journal of VLSI Signal Processors, vol.13, no.2/3, pp.191-201, Aug.1996.
(10) T.Kuroda, T.Fujita, S.Mita, T.Mori, K.Matsuo, M.Kakumu, T.Sakurai, "Substrate Noise Influence on Circuit Performance in Variable Threshold-Voltage Scheme," IEEE International Symposium on Low-Power
Electronics and Design (ISLPED), pp.309-312, Oct.1996.
(11) S. Mutoh, S.Shigematsu, Y. Matsuya, H.Fukuda, T. Kaneko, and J. Yamada,"A 1-V Multithreshold- Voltage CMOS Digital Signal Processor for Mobile Phone Application, " 1996 IEEE J. Solid-State Circuits, Vol. 31, No. 11, Conference, pp. 1795-1802, Nov. 1996.
(12) T.Kuroda, T.Fujita, S.Mita, T.Nagamatsu, S.Yoshioka, K.Suzuki, F.Sano, M.Norishima, M.Murota, M.Kako, M.Kinugawa, M.Kakumu, T.Sakurai, "A 0.9-V,150-MHz 10-mW 4mm2 2-D Discrete Cosine Transform Core Processor with Variable Threshold-Voltage (VT) Scheme," IEEE Journal of Solid-State
Circuits, vol.31, no.11, pp.1770-1779, Nov.1996.
(13) T.Sakurai, H.Kawaguchi, T.Kuroda, "Low-Power CMOS Design through VTH Control and Low-Swing Circuits (Invited Keynote)," IEEE International Symposium on Low-Power Electronics and Design (ISLPED), pp.1-6, Aug.1997.
(14) T. Douseki, S.Shigematsu, J. Yamada, M. Harada, H. Inokawa, and T. Tsuchiya,"A 0.5-V MTCMOS/SIMOX Logic Gate," IEEE J. Solid-State Circuits, Vol. 32, No. 10, pp. 1604-1609, Oct. 1997.
(15) T.Kuroda, K.Suzuki, S.Mita, T.Fujita, F.Yamane, F.Sano, A.Chiba, Y.Watanabe, K.Matsuda, T.Maeda, T.Sakurai, T.Furuyama, "Variable Supply-Voltage Scheme for low-Power High-Speed CMOS Digital Design," IEEE Journal of Solid-State Circuits, vol.33, No.3, pp.454-462, Mar.1998.
(16) T. Douseki, T. Shimamura, K. Fujii, and J. Yamada,"Energy-Reduction Effect of Ultralow-Voltage MTCMOS/SIMOX Circuits Using a Graph with Equispeed and Equienergy Lines," Trans. IEICE, Vol. E83-C, No. 2, pp. 212-219, Feb. 2000.
(17) T.Kuroda, T.Fujita, F.Hatori, T.Sakurai, "Variable threshold-voltage CMOS technology," IEICE Transactions on Electronics, E83C: (11) pp.1705-1715, Nov.2000.
(18) T. Douseki, N. Shibata, and J. Yamada,"A 0.5-1V MTCMOS/SIMOX SRAM Macro with Multi-Vth Memory Cells," 2000 IEEE International SOI Conference, pp. 24-25, Oct. 2000.
(19) H.Im, T.Inukai, H.Gomyo.T.Hiramoto, T.Sakurai, "VTCMOS Characteristics and Its Optimum Conditions Predicted by a Compact Analytical Model," IEEE/ACM International Symposium on Low Power Electronics and Design (ISLPED),pp.123-128, Aug.2001.
(20) T.Inukai, T.Hiramoto, T.Sakurai, "Variable Threshold Voltage CMOS (VTCMOS) in Series Connected Circuits," IEEE/ACM International Symposium on Low Power Electronics and Design (ISLPED), pp.201-206, Aug.2001.
(21) T. Douseki, J. Yamada, and H. Kyuragi," Ultralow-power CMOS/SOI LSI Design for Future Mobile Systems (Plenary Talk, Invited)," 2002 IEEE Symposium on VLSI Circuits, Digest of Technical Papers, pp. 6-9, June 2002.
(22) T. Douseki, T. Tsukahara, Y. Yoshida, F. Utsunomiya, and N. Hama,"A Batteryless Wireless System with MTCMOS/SOI Circuit Technology," IEEE Custom Integrated Circuits Conference 2003, pp. 163-167, Sep. 2003.
(23) T. Douseki and H. Kyuragi ," Ultralow-voltage MTCMOS/SOI Circuits for Batteryless Wireless System (Plenary Talk, Invited)," 2003 IEEE International SOI Conference, pp. 5-8, Sep. 2003.
(24) H.Im, T.Inukai, H.Gomyo, T.Hiramoto, T.Sakurai, "VTCMOS Characterisitics and Its Optimum Conditions Predicated By a Compact Analytical Model," IEEE Transactions on very large sacale integration (VLSI) Systems, Vol.11, No.5,pp.755-761, Oct.2003.
(25) T.Sakurai, "Perspectives of Power-Aware Electronics (Plenary Talk, Invited)," IEEE International Solid-State Circuits Conference (ISSCC), pp.26-29, Feb.2003.
(26) T. Douseki, M. Yonemaru, E. Ikuta, A. Matsuzawa, A. Kameyama, S. Baba, T. Mogami, and H. Kyuragi," Ultralow-voltage MTCMOS/SOI Circuits for Batteryless Mobile System", Trans. IEICE, Vol. E87-C, No. 4, pp. 437-447, April 2004.
(27) T. Sakurai, A. Matsuzawa, and T. Douseki," Fully-Depleted SOI CMOS Circuits and technology for Ultralow-Power Applicarions", Springer, 2006.




関連する研究を検索

分野のカテゴリ

電子・デバイス
(基礎となる技術)

関連する出来事

データなし

世の中の出来事

2009
鳩山由紀夫(民主・社会・国民新連立)内閣が発足する。

Webページ

データなし

博物館等収蔵品

データなし

キーワード

CMOS-LSI、低消費電力、DVFS、マルチしきい値電圧、パワーゲーティング
Page Top